# Sistemas Digitais

 Tutorial Quartus II - Aprendendo as Ferramentas Básicas

Monitoria SD 2011.2 Daniel Alexandro/Reniê Delgado/Vanessa Ogg

Editado por (DARA)

#### 1 - Abrindo o Quartus...



#### 2 - Inicializando...

Selectione "Create a New Project (New Project Wizard)"



	phalastari <u>on acalaac</u>	le\Sistem <u>as Digitai</u>	s	
			•	_
What is the name of this pro	iject?			
Primeira_aula				<u>.</u>
What is the name of the top exactly match the entity nan	-level design entity fo ne in the design file.	or this project? This	name is case sei	nsitive and mu
Primeira_aula				
Lise Existing Project Settir				
ete zhioling i tojeot ootti	·90 ····			

• Nesta página não é necessário adicionar nada. Serve apenas para adicionar arquivos de outros projetos.

, File name	Туре	Library	Design entr	y/sy HDL	Add All
					Remove
					Properties
					Up
					Down
•	III			Þ	
pecify the path na	mes of any non-default	libraries.	User Libra	ies	

 Nesta página deve-se alterar a caixa "Family" para "Cyclone II", que é a placa de prototipação que será utilizada futuramente nos projetos. Abaixo, em Available Devices, são os modelos da placa. Não é necessário se preocupar com isto por enquanto.

E 1 D L				Show in A	valiable	device list	
Family: Cyclone II	Package:	ny	•				
Devices: All			-	Pin count:	A	ny	•
Target device				Speed grad	ie: A	ny	•
Auto device select	ed by the Fitter			🔽 Show a	advance	ed devices	
O Specific device se	lected in 'Availa	ble device	s'list	HardCo	py com	patible onl	y
Available devices:		1	- L	1			
Name	Core v	LES	User I/.	Memor	Embe	PLL	_
EP2C5AF256A7	1.2V	4608	158	119808	26	2	I
EP2C5AF25618	1.2V	4608	158	119808	26	2	
EP2C5AT144A7	1.2V	4608	89	119808	26	2	
EP2C5F256C6	1.2V	4608	158	119808	26	2	
EP2L5F256L7	1.2V	4608	158	119808	26	2	
	1.20	4608	158	119808	26	2	
EP2C5F23618	1.2V	4608	108	119808	26	2	
EF2C3Q200C7 ED7FRA7A0F0	1.27	4000	142	110000	20	2	
•							P.
– Companion device —							
							_
HardCopy:							- <b>-</b>

#### • Nesta página, também não é necessário modificar nada!

New Project Wizard: EDA Tool Settings [page 4 of 5]	×
Specify the other EDA tools in addition to the Quartus II software used with the project.	
Design Entry/Synthesis	
Tool name: <a href="https://www.selfantaria.com"><a href="https://www.selfantaria.com"><a a="" href="https://www.selfantaria.com" www.selfantaria.com"="" www.selfantaria.com<=""></a></a></a>	•
Format:	-
Run this tool automatically to synthesize the current design	
- Simulation	
Tool name: <none></none>	<b>-</b>
Format	
Run gate-level simulation automatically after compilation	
Tool name:   <none></none>	-
Format:	-
Run this tool automatically after compilation	
< Back Next > Finish (	Cancelar

#### • Agora, clique em "Finish" e finalize a criação do projeto!

New Project Wizard: Summary [p	page 5 of 5]
When you click Finish, the projec	ct will be created with the following settings:
Project directory:	
C:/Users/Gustavo/Desktop/	/Gustavo/Faculdade/Sistemas Digitais/
Project name:	Primeira_aula
Top-level design entity:	Primeira_aula
Number of files added:	0
Number of user libraries added:	0
Device assignments:	
Family name:	Cyclone II
Device:	AUTO
EDA tools:	
Design entry/synthesis:	<none></none>
Simulation:	<none></none>
Timing analysis:	<none></none>
Operating conditions:	
Core voltage:	n/a
Junction temperature range:	n/a
	z Pook Mouth Fields Consulty
	Cancelar

# 4 - Criando um Novo Bloco Diagrama...

#### Vá em [FILE -> NEW]



#### Creates a new file

# 4 - Criando um Novo Bloco Diagrama...

#### Vá em [FILE -> NEW -> BLOCK DIAGRAM/SCHEMATIC FILE]



# 4 - Criando um Novo Bloco Diagrama...

• Agora você pode se divertir a vontade!



 Para começar, vamos construir um circuito simples (X = A.B). Clique duas vezes na tela branca, selecione a pasta "primitives" e depois a pasta "pin". Agora, você pode selecionar um input ou output (entrada ou saída).



Clique duas vezes no input ou output e nomeie suas entradas e saídas. Na caixa "Default Value" existem duas opções: GND e VCC. Estes são os valores iniciais do "pin" [GND (Ground) = 0 e VCC = 1].

Pin Properties	×
General Format	
To create multiple pins, enter a name in AHDL bus notation (for example, "name[30]"), or enter a comma-separated list of names.	
Pin name(s):	-
Default value: VCC	
OK Cano	celar

Agora, na mesma pasta "primitives", abra a pasta "logic" e escolha a porta lógica. No caso do nosso circuito, será a porta "and2" (o "2" no final da palavra representa a quantidade de entradas).

Symbol	
Libraries: C:/users/gustavo/desktop/gustavo/desktop/gustavo/desktop/gustavo/desktop/gustavo/desktop/gustavo/desktop/gustavo/desktop/gustavo/desktop/gustavo/desktop/gustavo/desktop/gustavo/desktop/gustavo/desktop/gustavo/desktop/gustavo/desktop/gustavo/desktop/gustavo/desktop/gusta	
Name:	
Repeat-insert mode     Insert symbol as block     Launch MegaWizard Plug-In	
MegaWizard Plug-In Manager	
Lancel	

• Agora, clicando e arrastando com o mouse, ligue as entradas e saídas com a porta lógica. (CUIDADO! Gambiarras podem resultar em colisão de fios e ocasionar erros na compilação.)



#### 6 - Compilando...

 Para começar, salve o arquivo! Logo em seguida vá para "Files" e clique com o botão direito no arquivo disponível (que neste caso é o arquivo que você salvou). Selecione "Set As Top Level Entity".



#### 6 - Compilando...

#### Clique em "Start Compilation"



#### 6 - Compilando...

 Você verá isto como resultado! Não se preocupe com os "warnings", eles são inevitáveis!



 Agora, a parte mais importante: os testes. A compilação não significa muita coisa, o importante mesmo é a simulação. Vamos aprender a gerar um "waveform" (algo semelhante à

tabela verdade).



• Após clicar duas vezes no box esquerdo do "arquivo de waveform", clique em "Node Finder...".



 Em seguida, clique em "List" e depois clique em ">>". Assim você seleciona todos os pinos para serem simulados. Caso não queira todos (o que não é o caso) clique em ">".

Node Finder				<b>—</b> ×
Named: ×	▼ Filter: Pins: all	Customize	List 👝	ОК
Look in:   Primeira_aula		💌 🔽 Include subentities	Stop	Cancel
Nodes Found:		Selected Nodes:		
Name	Assignments	Name	Assignments	
I I I I I I I I I I I I I I I I I I I	Unassigned I	🕪  Primeira_aula A	Unassigned I	
B B	Unassigned I	Primeira_aula B	Unassigned I	
l ⊕ ×	Unassigned (	🐵 [Primeira_aula]X	Unassigned (	
	>>			
	<			
	<<			
< <u> </u>	Þ	۰ III	. F	
				/

• Clique nos "OK's" que seguirão e você verá isto:



 Agora vamos setar os valores das entradas e finalmente simular, para obter os valores da saída. Clique em [COUNT VALUE -> TIMING -> COUNT EVERY...]

Project Navigator 🔜 🔺 🗙	🕄 A major	B bdf		1	A maior B.	rwf					
Entity											
🛆 Cyclone II: AUTO	Master	Time Bar:	12.2 ns	<ul> <li>Image: Pointer:</li> </ul>	350 ps	Interval:	-11.85 ns	Start	0 ps	End:	1.0 us
A_maior_B			, 0 ps		10.0 ns	20	).0 ns	3	30.0 ns		40.0 ns
	A	Name		-	12.2 ns	//			•		
				Count Value			1Y13Y29Y	31/19/11/27/77/71/2	23\15\31\101\16	<u> </u>	x28¥121¥18¥10¥26¥161¥22
	<ul> <li>⊕</li> <li>⊕</li> <li>1</li> </ul>	A[0]		Counting Timing	1						
	2	— A[1]			·						
	<u>■</u> <u>→</u> 3	— A[2]		<u>S</u> tart time: U	ps	<u> </u>					
		- A[3]		<u> </u>	us	•					
				- Transitions occ	aur				Υ Υ		[16]
	עד דיק	- B[0]		C Relative to	clock settings:						
	👗 🖻 🛚	— B[1]		C Pasitive							
_	<u>₽</u> 鹶 9	— B[2]		C Negative	ve edge						
🛆 Hierarchy 🖹 Files 🗗 Design Units	上 10	B[3]							-		
Tasks	Z 12	F		🗕 🔍 🕂 Absolute	itimes:						
Flow: Compilation	<u>س </u>			<u>C</u> ount ever	y: 1.0	ns 💌					
	XI			Multiplied b	w: 1						
E  Compile Design	XH										
🕀 🕨 Analysis & Synthesis	Xe										
Fitter (Place & Route)	INV					OK Cancela	r				
Elessic Timing Analysis											
🗄 🕨 EDA Netlist Writer	X										
Program Device (Open Progra	X2										
	Хв										
	8										
4 <u> </u>			► <b>4</b>				1				E.
For Help, press F1			,						6	<b>■+</b> #   Id	le NUM

 Faça a mesma coisa para o próximo input, mas SEMPRE com o valor do "Count every" setado como o dobro do valor do "Count every" anterior.

"Count every" anterior.

Count Value	×
Counting Timing	
Start time: 0 ps 💌	
SEMPRE o dobro do "count	
C Relative to clock settings:	
C Positive edge C Negative edge	
<ul> <li>At absolute time</li> </ul>	
Count every: 2.0	
Multiplied by: 1	
OK Cance	lar

#### • Agora vá em [PROCESSING -> SIMULATOR TOOL].

🔇 Quartus II - C:/Users/Gustavo/Desktop/Gusta	avo/Faculdade/Sistemas Digitais/Primeira_aula - Primeira_aula - [Waveform1.vwf*]
File Edit View Project Assignments	Processing Tools Window Help
] D 🗳 🖬 🕼   🎒   X 🖻 🛍   🗠 🗠	💷 <u>S</u> top Processing Ctrl+Shift+C 😻 🗞 💷 🕨 🦻 🏷 🚺 💺 🚇 🦥
Project Navigator Files Monitoria SD/Primeira_aula.bdf Monitoria SD/Primeira_aula.vwf	<ul> <li>Start Compilation</li> <li>Analyze Current File</li> <li>Start</li> <li>Update Memory Initialization File</li> <li>Compilation Report</li> <li>Ctrl+R</li> <li>Start Compilation and Simulation Ctrl+Shift+K</li> <li>Generate Eunctional Simulation Netlist</li> </ul>
Hierarchy Files P Design Units Tasks Flow: Compilation	<ul> <li>Start Simulation</li> <li>Simulation Debug</li> <li>Simulation Report</li> <li>Ctrl+Shift+R</li> <li>Compiler Tool</li> <li>Simulator Tool</li> </ul>
Task I         P       Compile Design         P       Analysis & Synthesis         Image: Second stress       Image: Second stress         Image: Second stress       Image: Second stres         Image: Second str	Classic Timing Analyzer Tool

• Em seguida, altere a caixa "Simulation Mode" para "Functional" (Assim ele irá gerar resultados funcionais e práticos para sua simulação. Isto é muito importante!). Depois clique em "Generate Functional Simulation Netlist" e salve o arquivo.

File Edit View Project Assignment	nents Processing Tools V	Vindow Help	
D 😅 🖬 🗿   🍜   X 🖻 🛍   ×	⊃ 🖙 🛛 🗛_maior_B		
Project Navigator ×	A_maior_B.bdf	A_maior_B.vwf	🛛 🖾 Simo
Cyclone II: AUTO			
A_maior_B Ha			
		Simulation mode:	I Simulation Netlist
		Simulation input: A_maior_B.vwf	d Multiple Files
		C Simulation period	
		<ul> <li>Run simulation until all vector stimuli are used</li> </ul>	
		C End simulation at: 100 ns 🖃	
		Quartus II Lit waveforms	
		n Settings	
🚵 Hierarchy 🖹 Files 🗗 Design Units		Save changes to Waveform1 verf*7	
Tasks			
Flow: Compilation		tion results	
Task 🗹			
Analysis & Synthesis		Sim Não Cancelar	
Fitter (Place & Route)			
Assembler (Generate prog		n.*/	
EDA Netlist Writer		00:00	
Program Device (Open Progra			
		🚬 Start 🔤 Stop 🥸 Open	Report

🔇 Quartus II - C:/Users/Gustavo/Desktop/Gustavo/Faculdade/S	istemas Digitais/Primeira_aula - Primeira_aula - [Simulator Tool]
🚇 File Edit View Project Assignments Processing T	ools Window Help
📙 🗅 🚅 🖬 🕼 🛛 🌡 🖷 💼 🗠 🗠 🛛 Primeira_au	la 🔀 🖉 🦑 🦑 🚳   ► 🕫 ∿ 👘 🖑 🚴 🔮 💆 💆 🖉
Project Navigator	Simulation mode: Functional  Generate Functional Simulation Netlist
Files	Simulation input:
	Run simulation until all vector stimuli are used     End simulation at: 100     Ins
Hierarchy 🖹 Files 🗗 Design Units	Simulation options Automatically add pins to simulation output waveforms Check outputs Waveform Comparison Settings
Tasks X Flow: Compilation	
Task ☑     T       ?     ►       Compile Design       ?     Ė ►       Analysis & Synthesis	Functional Simulation Netlist Generation was successful
Edit Settings   View Report  Analysis & Elaboration	ок
Partition Merge	0 % 00:00:00

- 1. Na caixa "Simulation input" selecione o arquivo que você salvou;
- 2. Mantenha a opção "Overwrite simulation..." marcada;
- 3. E por fim, simule!

🔇 Quartus II - C:/Users/Gustavo/Desktop/Gustavo/Faculdade/Sistemas Digitais	:/Primeira_aula - Primeira_aula - [Simulator Tool]								
File Edit View Project Assignments Processing Tools Window	Help								
📙 🗅 🚅 🖬 🎒 🎒 👗 🖻 💼 🗠 🖂 🏼 Primeira_aula									
oject Navigator									
🔄 Files	Simulation input:/Monitoria SD/Primeira_aula.vwf Add Multiple Files								
	- Simulation period1								
🗄 🗈 🗈/Monitoria SD/Primeira_aula.vwf									
	C End simulation at:  100  ns								
	Simulation options								
	Automatically add pins to simulation output waveforms								
	Check outputs Waveform Comparison Settings								
丛 Hierarchy   🖺 Files   🗗 Design Units	Setup and hold time violation detection								
Tasks 🛁 🔺 🗙	Glitch detection: 1.0 ns								
Flow: Compilation									
	Verwrite simulation input file with simulation results								
? □ ► Compile Design	Generate Signal Activity File:								
? ⊡… ► Analysis & Synthesis	Generate VCD File:								
Edit Settings									
···· III View Report									
Analysis & Elaboration	0 %								
Partition Merge	00:00:00								
4	💭 Start 🖤 Stop 👽 Upen 🤤 Heport								

• Abaixo é mostrado o resultado da sua simulação!



#### 8 - Criando uma caixinha...

Muitas das vezes é necessário reduzir o tamanho do seu circuito para que o mesmo seja utilizado em outros projetos. Para isso, você pode criar uma "caixinha - preta" de um projeto já criado e reutilizá-la em outro projeto. Quando criada, a "caixinha-preta" terá as mesmas entradas e saídas do circuito. Você perceberá a importância disso quando começar a fazer o primeiro projeto de SD...

## 8 - Criando uma caixinha...

1. Para começar, vá em [FILE -> **CREATE/UPDATE** -> CREATE SYMBOL FILES FOR CURRENT FILE]; 2. Lembrando que o arquivo com o circuito deve estar aberto no Quartos para que a criação surta efeito!

8	Quar	tus II - C	:/Users	/Daniel/D	)ocuments/t	teste	quar	tus/test	te - teste	- [teste.]	odf]									
P	File	Edit	View	Project	Assignme	nts	Proc	essing	Tools	Windov	v Help	0								
		<u>N</u> ew			Ctrl+N	¢.	tes	te			•	- 対	0	• 🥝	8 🌝	<b>@</b>	<b>a</b>	•	10	▶ 8
) Pro	2	<u>O</u> pen			Ctrl+O			L J(			_	- 1180		-		•	_			
Er		<u>C</u> lose			Ctrl+F4		este	. Dar						Ŷ	Com	oilatior	n Hepol	rt - Fl	ow Si	umma
4	2	New Pro	niect Wi	zard		3														
	ê	Open P	roiect		Ctrl+J	E	<u>م</u>					· · · · · ·								
		Convert	MAX+I	PLUS II Pr	oject	к Z							: :			· · · ·				
		Save Pro	ojec <u>t</u>	-		ľ.	┓	::::					::			· · · ·				
		Clos <u>e</u> P	roject			L D	<b>1</b>						: :							NDUT
			-			- 1 -	r A		· · · · · · ·				::		<u>^</u>				 	VCC
		Save			Ctrl+S	Ľ.,	e,						: :							
		Save <u>A</u> s			ing An		酋						•••		 					NPUT
		Save Cu	Irrent Ke	port seci	Ion As								::							.VCC
•		<u>F</u> ile Pro	perties			\$							: :			· · · ·				
<u></u>		Create /	Update	2	•		Creat	e <u>H</u> DL I	Design F	ile for Cu	rrent Fil	le								
Tac		Export					Creat	e <u>S</u> ymb	ool Files f	for Curre	nt File									
las lov		Convert	Progra	<u>m</u> ming F	iles		Creat	e <u>A</u> HDI	L Include	Files for	Current	t File								
т.	m	D C .	<b>.</b>			-	Creat	e <u>V</u> erilo	og Instan	tiation Te	emplate	Files f	or C	urre	nt File					
18		Page Se	а <u>u</u> р				Creat	e VHDL	. <u>C</u> ompo	nent Dec	laration	n Files f	or C	urre	nt File	:				
		Drint	eview		Ctrl+P		Creat	e Decia	un File fra	om Select	ed Bloc	·k				_				
		<u>_</u>			carri	-	Unda	te Desir	an File fr	om Selec	ted Blo	ck					::::			: : :
	-	Recent	F <u>i</u> les		•		opua	ic b con	girrinein	onnocice										
	-	Recent	Projects		•		Creat	e Signa	ITap II <u>F</u>	ile from [	esign I	nstanc	e(s)							
						-	Creat	e Signa	ITap II <u>L</u> i	ist File										
		Exit			Alt+F4		Creat	e <u>J</u> AM,	SVF, or I	SC File										
•			_				Creat	e/Upda	ate <u>I</u> PS Fi	le	_									
×	1	Ууре	Messa	ige			Creat	e <u>B</u> oard	d-Level B	oundary	-Scan Fi	ile								
í	+ (	i)	Info:	Quartu	us II Simu	E.	Creat	e <u>T</u> op-l	Level De	sign File I	From Pi	n Planı	ner							
111	_															_				

# 8 - Criando uma caixinha...

3. Aparecerá a Janela ao lado. Agora clique em "Salvar";

4. Depois irá aparecer a mensagem abaixo informando que a caixinha foi criada. Clique em "OK";
5. Pronto! Sua caixinha foi criada com sucesso!

Salvar em:	\mu teste quartus	- 🗧 🖆 📰 -	
œ.	Nome	Data de modificaç	Тіро Т
Locais Area de Trabalho ibliotecas	incremental_db	17/08/2011 23:21 17/08/2011 23:18	Pasta de arquivos Pasta de arquivos
Rede	× [	m	
	Nome: teste		▼ Salvar



# 9 - Como usar a Caixinha?

- Antes de mais nada, você precisa saber que com uma caixinha criada, 1. você deverá usá-la em outro arquivo de diagrama de blocos (.BDF) que não seja o mesmo da caixinha... Então, para que você possa entender o funcionamento da caixinha, crie um novo diagrama de blocos! (FILE -> NEW -> BLOCK DIAGRAM/SCHEMATIC FILE);
- 2.
- A caixinha pode ser utilizada em outro projeto; Caso você esteja utilizando a caixinha em outro projeto, você deverá procurar na pasta do projeto inicial, de onde proveio a caixinha, dois arquivos essenciais que serão utilizados para usar a caixinha. São eles: 3. Quartus II Block/Schematic File (.BDF) e Quartus II Block Symbol File (.BSF). O ".BSF" representa o arquivo da caixinha! Cole esses arquivos na pasta do projeto criado recentemente!

😋 🔵 🗢 📔 🕨 Biblioteca	s ► Documentos ► teste quartus ►				
Organizar 👻 🔇 Abrir	Compartilhar com 🔻 Email Gravar Nova pasta				
쑦 Favoritos 📃 Área de Trabalho	Biblioteca Documentos teste quartus				
Downloads	Nome	Data de modificaç	Тіро	Tamanho	
20 Locals	鷆 db	17/08/2011 23:48	Pasta de arquivos		
📄 Bibliotecas	🍌 incremental_db	17/08/2011 23:18	Pasta de arquivos		1
Documentos	teste.asm.rpt	17/08/2011 23:19	Arquivo RPT	8 KB	Ľ
Imagens	teste	17/08/2011 23:18	Quartus II Block/Schematic	4 KB	
J Músicas	🔁 teste	17/08/2011 23:44	Quartus II Block Symbol File	2 KB	
_	teste dene	17/09/2011 22:21	Arguine DONE	1 V D	* · · · · · · · · · · · · · · · · · · ·

# 9 - Como usar a Caixinha?

Organizar 🔻 🔇 Abrir Compartilhar com 🔻 Email Gravar Nova pasta									
쑦 Favoritos 📃 Área de Trabalho	Biblioteca Documentos teste 2								
Downloads	Nome	Data de modificaç	Тіро	Tamanho					
	🐌 db	17/08/2011 23:51	Pasta de arquivos						
🔚 Bibliotecas	Te teste	17/08/2011 23:18	Quartus II Block/Schematic	4 KB					
Documentos	🔁 teste	17/08/2011 23:44	Quartus II Block Symbol File	2 KB					
Imagens	🛐 teste2	17/08/2011 23:51	Quartus II Project File	2 KB					
J Músicas	teste2.qsf	17/08/2011 23:51	Arquivo QSF	3 KB					

- 4. Depois de colar os arquivos na pasta do projeto mais recente, que no caso acima é "teste2", abra o novo projeto, dê dois cliques sobre o diagrama em blocos (onde você coloca as portas lógicas) e você perceberá que apareceu uma nova pasta chamada "Project". Abra essa pasta e terá o arquivo da tão esperada caixinha! (que no nosso caso se chama "teste")
- 5. Dê dois cliques sobre o arquivo e PRONTO! Você tem uma espécie de uma nova porta lógica!

#### 9 - Como usar a Caixinha?



#### 10 - Vetores... O que é e como se utiliza?

 Sobre este tópico, você poderá encontrar no site da monitoria um tutorial em PDF que explica detalhadamente sobre o que é e como se utilizam os vetores!

#### 10 - Exercício

1. Na ferramenta Quartus II, implemente um circuito para a expressão booleana  $\mathbf{F} = (\mathbf{A'}.\mathbf{B}) + (\mathbf{A}.\mathbf{C})'$ . Antes de iniciar o programa, faça o esboço do circuito e da tabela verdade.

OBS.: Aproveite este momento para tirar suas dúvidas e explorar os seus monitores! Estamos aqui para isso!